加法器

1.加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。

2.在本文中，我们提出8种不同的全加器电路，分别皆使用4位元链波进位加法器将其实现。

3.使用二进制表示法，在每个26位串行加法器动产位的杠杆转换成一个钟摆在摆动的时钟可见符号。

4.每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

5.完成超越函数实现的数据路径设计，主要包括加法器、移位器、常数ROM和旋转控制逻辑，同时针对“龙腾”C2微处理器的性能要求对各个部件进行优化设计。

6.该方案在加载数据的同时进行边界扩展，无须对运算电路进行逻辑控制，可以复用加法器，提高了资源利用率。

7.复数加法运算复杂，用硬件实现复数加法，需要使用数目众多的加法器，占用大量的面积。

8.最后通过和其他模加法器在结构以及算法等方面进行分析比较，得出结论，其性能优异。

9.笔者现已成功地设计了1024位循环式加法器，并应用到RSA密码体系的硬件电路中，得到了较好的效果。

10.透过量化的方法，乘法器的数量可以被大幅度减少成只使用加法器。